PATENT ABSTRACTS OF JAPAN

(11)Publication number:

60-160624

(43) Date of publication of application: 22.08.1985

(51)Int.CI.

H01L 21/58

(21)Application number: 59-017399

(71)Applicant: SHARP CORP

(22)Date of filing:

(72)Inventor: ITO HIROSHI 31.01.1984

FUKUZUMI MASAHIRO


AWAJI HIDEKAZU

(54) DIELECTRIC ISOLATION FOR SEMICONDUCTOR CHIP

(57)Abstract:

PURPOSE: To realize stability to heat and impulse, and reduction in cost through easy assembling by loading a film piece to a substrate such as a heat sink and mounting a semiconductor chip to such film piece.

CONSTITUTION: After forming a conductor 12 on a tape film 1 such as a polyimide by the method such as plating, vacuum deposition, sputtering or attachment of conductor, unwanted conductor part is removed by etching the conductor 12. The lower surface of tape film 1 is coated with a bonding agent 2. The bonding agent to be used must be selected from those which are aclyric or epoxy system, semi-hardened, and remelted and hardened when heated for actual use. The tape film is wound into a coil. A tape film 1 is punched and bonded on the heated lead frame and substrate 15 and then the connecting leads 17 such as die bonding and wire bonding, etc. are assembled.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

DIELECTRIC ISOLATION FOR SEMICONDUCTOR CHIP

Patent Number:

JP60160624

Publication date:

1985-08-22

Inventor(s):

ITOU HIROSHI; others: 02

Applicant(s):

SHARP KK

Requested Patent: I JP60160624

Application Number: JP19840017399 19840131

Priority Number(s):

IPC Classification:

H01L21/58

EC Classification:

Equivalents:

Abstract

PURPOSE:To realize stability to heat and impulse, and reduction in cost through easy assembling by loading a film piece to a substrate such as a heat sink and mounting a semiconductor chip to such film piece.

CONSTITUTION: After forming a conductor 12 on a tape film 1 such as a polyimide by the method such as plating, vacuum deposition, sputtering or attachment of conductor, unwanted conductor part is removed by etching the conductor 12. The lower surface of tape film 1 is coated with a bonding agent 2. The bonding agent to be used must be selected from those which are aclyric or epoxy system, semihardened, and remelted and hardened when heated for actual use. The tape film is wound into a coil. A tape film 1 is punched and bonded on the heated lead frame and substrate 15 and then the connecting leads 17 such as die bonding and wire bonding, etc. are assembled.

Data supplied from the esp@cenet database - I2

DIELECTRIC ISOLATION FOR SEMICONDUCTOR CHIP

Patent Number:

JP60160624

Publication date:

1985-08-22

Inventor(s):

ITOU HIROSHI; others: 02

Applicant(s):

SHARP KK

Requested Patent: Im JP60160624

Application Number: JP19840017399 19840131

Priority Number(s):

IPC Classification:

H01L21/58

EC Classification:

Equivalents:

Abstract

PURPOSE:To realize stability to heat and impulse, and reduction in cost through easy assembling by loading a film piece to a substrate such as a heat sink and mounting a semiconductor chip to such film piece.

CONSTITUTION: After forming a conductor 12 on a tape film 1 such as a polyimide by the method such as plating, vacuum deposition, sputtering or attachment of conductor, unwanted conductor part is removed by etching the conductor 12. The lower surface of tape film 1 is coated with a bonding agent 2. The bonding agent to be used must be selected from those which are aclyric or epoxy system, semihardened, and remelted and hardened when heated for actual use. The tape film is wound into a coil. A tape film 1 is punched and bonded on the heated lead frame and substrate 15 and then the connecting leads 17 such as die bonding and wire bonding, etc. are assembled.

Data supplied from the esp@cenet database - I2

⑩ 日本国特許庁(JP)

①特許出願公開

昭60-160624 ⑫ 公 開 特 許 公 報 (A)

@Int_Cl_4 H 01 L 21/58

庁内整理番号 識別記号

❸公開 昭和60年(1985)8月22日

6679-5F

発明の数 1 (全3頁) 審査請求 有

半導体チップの絶縁分離方法 69発明の名称

> 顧 昭59-17399 ②特

田田 顧 昭59(1984)1月31日

大阪市阿倍野区長池町22番22号 シャープ株式会社内 弘 70発明者 大阪市阿倍野区長池町22番22号 シャープ株式会社内 福 正裕 砂発 明 者 角 大阪市阿倍野区長池町22番22号 シャープ株式会社内 砂発 明.者 淡 英 一

大阪市阿倍野区長池町22番22号

砂出 関 人

シャープ株式会社

弁理士 福士 愛彦 外2名 ②代 理 人

i. 発明の名称 半導体チップの絶縁分離方法

2. 特許請求の範囲

- 1. 接時間を有するポリイミド樹脂等の絶縁フィ ルム片をリードフレーム、ヒートシンク等の基 板に取強し、上記絶縁フイルム片に半導体チャ プを実装するととにより、上記半導体チップと 上記蓋板間の電気的に分離し絶縁を行うように したことを特徴とする半導体チップの絶録分離 方法。
- 2. 絶縁フィルム片が電極取出し用の導体をもつ 特許請求の範囲第1項記載の半導体チップの絶 碌分離方法。
- 3. 発明の詳細な説明

く技術分野〉

本発明は、半導体チップの絶縁分離方法に係り、 特化半導体チップとリードフレーム、ヒートシン ク等の基板とを電気的に絶縁分離する方法に関す

く従来技術〉

従来、パワートタンジスタ、トライアック等の 半導体案子をシートシンクに取付ける場合、第8 図に示すように半導体聚子30をヒートシンク31 に直接はんだ付けしている。しかし、この場合と ートシンク31には電圧が印加されることになり、 放熱板へ取付けると思電の危険性があることから、 第9図のようにマイカやテフロン等の絶縁シート 33をヒートシンク31と放然板34との間に挟 み込み、プラスチックねじ35でヒートシンクを 放熱板へ取付け絶縁する必要があった。また、と のような方法が採用できない場合は、第10図の よりに電気を形成したセラミック基板36をヒー トシンク31にはんだ付けし、更にセラミック基 板36亿半導体累子30をダイポンディングある いはワイヤポンディングするととによって、ヒー トシンク31と半導体累子31間をセラミック紙 板36を用いて牴気的に絶験分離していた。

しかしながら、上述の方法はいずれも取付け組 立てが頌雑であり、かつコスト高となる欠点を有

. . ..

していた。

ぐ目 的〉

本発明は従来の欠点を除去するためになされた ものであり、然的にも衝撃にも安定であり取付け 超立てが容易でコストの低減が図れる半導体チップの秘縁分離方法を提供することを目的とする。 〈実 施 例〉

第1図に示すように、ボリイミド、ボリアミド、ナフロン、エポキシ等の間脂からたるフイルム片1に接渡剤2を診布し、これをテープ状に定形化してヒートシンク上に接渡できるようには破容易に上記を成れたよりヒートシンクに会がイボンディングするものである。この絶数化が可能であるで図に示すがより、作弊性の良好な形成様でが可能である。図にかいて、フィルム片を構成するテープ3は巻りにかいて、フィルム片を構成するテープ3は巻りにかいて、フィルム片を構成するテープ3は巻りにかいて、フィルム片を構成するテープ3は巻りにかいて、ひ供給リール5に巻回され、裏面に打ち抜きポンチ9を備えるアレス8を用いて上記テー

プ3をヒートシンク6に加熱により圧剤接続させ る。とのよりにして、第3凶に示すよりにヒート シンク6上にフイルム片1を介して半導体チップ 10がペーストを介して実装され、フィルム片1 は半導体チップ10とヒートシンク6とを電気的 **に絶縁分離する。また、パワートランジスタやト** ライアックに於ては、半導体チップの底面から導 通をとる必要があるため、ポリイミド等のフィル ム片1の上面に予め蒸滾、スパッタリング、メッ キなどのメタライズ処理や金属箔の貼付などによ って電板12を形成し、この電板上へペーストで 半導体チップ10をダイポンディングする。パワ - I Cなどに於ては、一般に、チップ底面からの 導通は不要であるが、従来、第11図のようにパ ワーICチップ37とヒートシンク31との絶縁 を餡緑ペーストでダイポンディングしていたが、 絶縁性が不確実であるという欠点があった。しか し、第3図の如く、フィルム片1を介在すること によって絶縁性を確実なものとすることができる。 また、パワーデパイス化於て、動作時や加熱時、

熱歪がかなり発生し、半湖体チップに悪影響を及ぼす。従来、半海体チップ10は樹脂モールド39され、ヒートシンク6にはんだ32で間留)が、数5図のようにポリイミド等のフイルム片1があると、このフイルム片1が緩衝作用を有力になった。又フイルム片1が破が作用を存め、ストレスを柔らげる。又フイルム片1で使になった。このほか、ハイブリッド1C等に低でで、パワーチップと1Cチップとの電気のよいで、有効である。第6図は電体のポリイミド層を貼付けた半導体装置の断面関である。図において、15は別、Niメッキの基板、16はチップ、19は人だである。

次に製造方法を第7図に基づいて説明する。

- (1) ポリイミド等のテープフイルム1上にメッキ、 蒸焙、スパッタリング、導体貼付等の既知の方 法で導体12を形成する。
- (2) 導体 1 2 をエッチングして不要な導体部分を 除去する。

- (3) テープフィルム 1 の下面に接着剤 2 を数布する。接着剤はアクリル系、エポキシ系等のもので、半硬化状態とし、使用に際して加熱するととにより、再溶融し、硬化するものを選択する。 上記テープフィルムを巻取りコイル上にする。
- (4) 加熱したリードフレーム、基板15上でテー プライル1を打ち抜き、接着させる。
- (5) ダイポンディング、ワイヤポンディング等の 接続リード17のアセンブリを行ない、完成品 とする。

く効 果>

以上説明した様に本発明によれば、ヒートシンク等の基板にフィルム片を取磨し、このフィルム片に半導体チップを実装することにより、半導体チップと基板間の電気的絶縁分離を行うようにしたから、熱的にも衝撃に対しても安定であり、取付け、組立てが容易で作弊性が良好で、かつコストの低域化を図ることができる。

4. 図面の簡単な説明

第1図ないし第7図は本発明の半導体チップの

特問昭60-160624 (3)

地級分殿方法に保り、第1図はフィルム片構成の平面図、第2図はフィルム片形成の工程を示す図、第3図は半導体チャプを散せたフィルム片をヒートシンクに取席する断面図、第4図は他の実施例を示す図、第5図はパワーデバイスの説明に保る断面図、第6図は完成図、第7図は製造工程を示す図であり、また第8図ないし第12図は従来の方法に保り、第8図、第10図、第11図、第12図は一例を示す断面図、第9図はヒートシンク取付状態を示す斜視図である。

符号の説明

1:フィルム片、 6,15: 基板、 10: 半導体チップ

代理人 弁理士 福士 愛 彦(他2名)

